Menu

盛普SP1500C型多职能频率计最新报价



香港(Hong Kong)恒奥德仪器分析频率计衡量方法以及专业原理频率计又称为频率计数器,是一种极其对被测实信号频率举办度量的电子度量仪器。频率计首要由多少个部分组成:时基电路、输入电路、计数字显示示电路以及调节电路。频率,就是随机信号周期的倒数,也便是说,实信号每单位时间实现周期的个数,一般取一秒为宗旨单位时间。测量方法衡量频率的方式有相当多,依据其专门的工作规律分为无源测频法、比较法、示波器法和计数法等。计数法在本质上属于相比较法,个中最常用的法子是电子计数器法。电子计数器是一种最常见、最核心的数字化度量仪器。折叠无源测频法无源测频法首要回顾谐振法、电桥法和成效-调换电压法等方法。有源相比较测频法主要不外乎拍频法和差频法。

 

深圳

自动换挡数字频率计的布置性
设计表明:
数字频率计用于衡量正弦时域信号、矩形实信号等波形的频率,其定义是单位时间里的脉冲个数,假设用三个定期时间T调节三个行车制动器踏板电路,时间T内闸门张开,让被测实信号通过而步向计数译码,可获得被测时限信号的频率fx=
,若T=1秒,则fx=N。

折叠示波法首要分为李沙育图形法和周期法。important;”>计数法计数法直接计数单位时间内被测时域信号的脉冲数,然后以数字形式展现频率值。这种艺术度量精确度高、火速,适合差别频率、差异精确度测频的急需。电子计数器测频有两种情势:一是直接测频法,即在分明闸门时间开放式测量试验量被测连续信号的脉冲个数;二是直接测频法,如周期测频法。

是因为数字电路的神速发展和集成都电子通信工程高校路的推广,计数器的使用特别普及。利用电子能力器衡量频率具备精度高,呈现生硬直观,度量连忙,以及福利完成衡量进度自动化等一层层卓绝亮点,所以该格局是近来最棒的。

频率计最基本的干活原理为:当被测实信号在特定时刻段T内的周期个数为N时,则被测复信号的频率f=N/T

在多个度量周期进程中,被测周期非信号在输入电路中经过放大、整形、微分操作之后产生特定周期的窄脉冲,送到主门的贰个输入端。主门的别的贰个输入端为时基电路发生电路产生的闸门脉冲。在行车制动器踏板脉冲开启主门的里边,特定周期的窄脉冲才具通过主门,进而步向计数器进行计数,计数器的显得电路则用来体现被测时限信号的频率值,内控电路则用来实现各类度量功效之间的切换并促成测量装置。

    那是在此之前的二个可编制程序逻辑课上机实验三

时基

实验报告

   
数字频率计的中坚安插思路是在给定贰个time开头衡量的时候产生的T的个数,也正是利用三个标准的基准石英钟,在单位时间(1秒)里对被测非确定性信号的脉冲数实行计数。测频法包括直接测频法、等精度频率衡量法、周期法等。

   
数字频率计的原理如图6-1所示。对系统时钟的复信号分频后产生1Hz的输出频率被用作调节模块的石英表输入,由调整模块爆发的计数使能复信号和清零实信号对计数模块举行支配,而由其发生的锁存时限信号load对锁存模块实行调节,一旦计数使能时域信号为高电平,何况机械钟上涨沿到来,计数器便早先不荒谬计数,清零功率信号到来则计数清零,而当锁存复信号为高电平日,数据便被锁存器锁存,然后将锁存的数码输出到浮现模块展现出来,数据锁存保障系统能够稳固显示数据,展现译码驱动电路将二进制表示的计数结果转换来相应的能够在多少展现管上得以显得的十进制结果。

图片 1

(1)分频器模块

   
分频器模块将对系统石英钟进行分频,输出1Hz赫兹的复信号,作为测频调整模块的输入信号。比如,即使系统挂钟为1024Hz,则对其进展2的11回方分频就能够拿到1Hz的分频输出确定性信号。

(2)测频调节模块

   
测频调控模块的输出富含计数器的使能端,清零端以及数据锁存器的锁存频域信号。分别调控计数器的计数和清零。当锁存时限信号为高电平常,计数器的计数结果被锁存并出口到展现模块呈现。

图片 2图片 3

 1 module testctl(clk,tsten,clr,load);
 2 
 3 input clk;
 4 
 5 output tsten,clr,load;
 6 
 7 reg loadcnt,div2,clr;
 8 
 9 always@(posedge clk)
10 
11        div2<=~div2;
12 
13  always@(clk,div2)
14 
15 begin
16 
17        if (clk==0 && div2==0)
18 
19               clr=1;
20 
21        else
22 
23               clr=0;
24 
25 end
26 
27 assign load=~div2;
28 
29 assign tsten=div2;
30 
31 endmodule

View Code

   该模块的假冒伪造低劣结果可参谋图6-2。

图片 4

(3)计数器模块

   
计数器是完成计数步骤的贰个单元。它也可用与分频、定期、爆发节拍脉冲和脉冲类别等。本布置中为了能够使计数器平常专门的学问,必须唯有当使能端为1的时候才开头计数,每一种时钟的提高沿到来时计数器加1,当累加到10的时候就清零,同时产生进位时域信号,相同的时间计数器也应涵盖清零非非确定性信号,一旦清零确定性信号有效时,计数器立刻清零。

(4)锁存器模块

   
锁存,就是把时限信号暂存以保全某种电平状态。度量模块的干活义务成功后,在load能量信号的进步沿到来时把衡量值存入reg当中,之后发送到展现模块个中。锁存器首要是为了掩护数量,使其在下一次接触或许重置时依旧有效。

(5)显示模块

   
5K显示器在广大的数字系统中作为显示输出设备,使用十一分广泛。它在那之中有三个发光的a、b、d、e、f和g二极管。通过点亮分裂的LED字段,可兆示数字0,1,┅,9和A,b,C,d,E,F等不等的字符及自定义一些段发光代表简单符号。

图片 5

(6)顶层模块

      
依照图一所示的数字频率计的框图,调用各单元模块,实现数字频率计的顶层规划,并进行虚假,实现作成本量。

 

盛普

 练习

(1)分频器模块

 1 module fre_div (clk, clk_out);
 2     input clk;
 3     output clk_out;
 4     reg [8:0] counter;
 5     reg clk_out;
 6     parameter N = 1000;  //改变N的值变成任意偶分频,同时counter的范围需要相应修改
 7     
 8     always @ (posedge clk)
 9                 begin
10                     if (counter == N/2 - 1)  //偶分频数一半时反相
11                         begin
12                             clk_out <= ~clk_out;
13                             counter <= 0;  //置0,从0计数
14                         end
15                     else
16                         counter <= counter + 1;
17                 end
18 endmodule

 

(2)测频调节模块

 1 module testctl (clk_out_ctl, tsten, rst_ctl, load);
 2     input clk_out_ctl;
 3     output tsten, rst_ctl, load;
 4     reg rst_ctl, div2;
 5     always @(posedge clk_out_ctl) begin
 6         div2 = ~div2;
 7     end
 8     always @(clk_out_ctl or div2) begin
 9         if (clk_out_ctl == 0 && div2 == 0) begin
10             rst_ctl = 1;            
11         end
12         else 
13         begin
14             rst_ctl = 0;
15         end
16     end
17     assign load = ~div2;
18     assign tsten = div2;
19 endmodule

 

(3)计数器模块(改正在讲解里

 1 module counter (enable,clk_t,rst_count,dout,cout);
 2     input enable,clk_t,rst_count;
 3     output [15:0] dout;
 4     output cout;
 5     reg cout;
 6     reg [15:0] dout;
 7     always @(posedge clk_t) begin//有问题,always @(posedge clk_t or posedge rst_count)  //异步复位
 8         if (!rst_count) begin//              if (rst_count)  begin  dout = 16'd0; cout = 1'b0; end //先写复位,首先考虑复位信号
 9             if (enable) begin//              else begin 
10                 if(dout == 65535) begin //        if (enable) begin
11                     dout = 16'd0;     //               if(dout == 65535) begin dout = 16'd0; cout = 1'b1; end 
12                     cout = 1'b1; //                         else dout = dout + 16'd1;
13                 end      //                       end 
14                 else begin   //              end 
15                     dout = dout + 16'd1;                
16                 end
17             end
18         end
19         else begin
20             dout = 16'd0;
21             cout = 1'b0;
22         end    
23     end
24 endmodule
25 
26 
27     

 

 (4)锁存器模块

 1 module latch_out (in_dout, save_dout, load_in);
 2     input load_in;
 3     input [15:0] in_dout;
 4     output [15:0] save_dout;
 5     reg [15:0] reg_in;
 6     wire [15:0] save_dout;
 7     always @(load_in)
 8     if (load_in)    
 9     reg_in = in_dout;
10     assign save_dout = reg_in;
11 endmodule

 

(5)展现模块

  【1】二进制转BCD码模块(参考)

 1 module bin_bcd_cp (bin, wan, qian, bai, shi, ge, bcd); 
 2     input [15:0] bin;
 3     output [31:0] bcd;
 4     output reg [3:0] wan;
 5     output reg [3:0] qian;
 6     output reg [3:0] bai;
 7     output reg [3:0] shi;
 8     output reg [3:0] ge;
 9     integer i;
10     always @(bin) begin
11         wan = 4'd0;
12         qian = 4'd0;
13         bai = 4'd0;
14         shi = 4'd0;
15         ge = 4'd0;
16         for (i = 15; i >= 0; i = i - 1) begin
17             if (wan > 4) wan = wan + 3;
18             if (qian > 4) qian = qian + 3;
19             if (bai > 4) bai = bai + 3;
20             if (shi > 4) shi = shi + 3;
21             if (ge > 4) ge = ge + 3;
22             
23             wan = wan << 1;
24             wan[0] = qian[3];
25             qian = qian << 1;
26             qian[0] = bai[3];
27             bai = bai << 1;
28             bai[0] = shi[3];
29             shi = shi << 1;
30             shi[0] = ge[3];
31             ge = ge << 1;
32             ge[0] = bin[i];
33         end
34     end
35     assign bcd = {{12{1'b0}}, wan, qian, bai, shi, ge};
36 endmodule

  【2】八段展现数码管

module seg7 (data_in, data_out );
    input [3:0] data_in ;
    output [7:0] data_out ;
    reg [7:0] data_out ;
    always @(data_in) begin
        data_out = 7'b1111111;
            case (data_in )
            4'b0000: data_out = 8'b1100_0000; // 0
            4'b0001: data_out = 8'b1111_1001; // 1
            4'b0010: data_out = 8'b1010_0100; // 2
            4'b0011: data_out = 8'b1011_0000; // 3
            4'b0100: data_out = 8'b1001_1001; // 4
            4'b0101: data_out = 8'b1001_0010; // 5
            4'b0110: data_out = 8'b1000_0011; // 6
            4'b0111: data_out = 8'b1111_1000; // 7
            4'b1000: data_out = 8'b1000_0000; // 8
            4'b1001: data_out = 8'b1001_1000; // 9
            4'b1010: data_out = 8'b1000_1000; // A
            4'b1011: data_out = 8'b1000_0011; // b
            4'b1100: data_out = 8'b1010_0111; // c
            4'b1101: data_out = 8'b1010_0001; // d
            4'b1110: data_out = 8'b1000_0110; // E
            4'b1111: data_out = 8'b1000_1110; // F
            default: data_out = 8'b1111_1111;
            endcase
    end
endmodule

 

 

(6)顶层模块

    把种种模块生成symbol,通过创制 block diagram/schematic file
手动连线生成。

图片 6

 

RTL:

图片 7

仿真波形:

图片 8

 

注:次第小模块的虚伪测量试验都要一个叁个做(在此小编大致了)

 

 

 

如有错误还请提出,如有侵犯权益还请告诉,如需转发请注解出处!                
                             

本人博客:

衡量速度贰十一回/秒

高性能价格比,高可信赖性

SP1500C型多职能计数器是运用微管理工夫开拓完结的。它是一种精密的测量检验仪器。本仪器最大特点是采用尾数计数本事,衡量精度高、测频范围宽,灵敏度高,衡量速度快。具有PPM衡量成效,预置频率F0可任性设置。本仪器适合邮电通讯、电子实验室、生产线及教学、科学研讨之用。

标签: 测验仪 测试仪器 多效果与利益频率计

测量测量误差

价格

外形尺寸

A通道:沟通加直流电≤250Vp-p

1Hz~100MHz 100MHz~1.5GHz

A通道:1M Ω /40pF B通道:50Ω

B通道:≤3Vp-p

10ns~1s

发表评论

电子邮件地址不会被公开。 必填项已用*标注

相关文章

网站地图xml地图